

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-300009

(43) Date of publication of application: 11.10.2002

(51)Int.CI.

H03K 3/037 **H03K** 5/00

H03K 5/14 HO4L

(21)Application number: 2001-103217

(71)Applicant: HITACHI LTD

(22)Date of filing:

02.04.2001


(72)Inventor: ITAGAKI TATSUYA

(54) D FLIP-FLOP CIRCUIT DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a D flip-flop circuit device receiving a clock signal and a data is asynchronously with each other that avoids the production of a meta stable state.

SOLUTION: The D flip-flop circuit device including at least one D flip-flop that latches the data input signal in timing of the clock pulse and outputs the latched signal to a post-stage circuit as an output data signal, is provided with a synchronizing circuit that delays the output timing of the clock pulse supplied to the D flipflop by a prescribed time so as to latch the data input signal in the timing so as not to take place meta stable.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]


[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-300009

(P2002 - 300009A)

(43)公開日 平成14年10月11日(2002.10.11)

(51) Int.Cl.7		識別記号	5	FΙ		•	j-7]-l*(参考)
H03K	3/037			H03K	3/037	Z	5 J O O 1
	5/00	••	• .		5/14		5 J O 4 3
	5/14	**			5/00	v	5 K O 4 7
H04L	7/02	•	2.1	H04L	7/02	Z	•
		100 mg			•		

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号	特顧2001-103217(P2001-103217)	(71) 出願人	000005108			
•			株式会社日立製作所			
(22)出願日	平成13年4月2日(2001.4.2)		東京都千代田区神田駿河台四丁目6番地			
		(72)発明者	板垣 竜也			
			神奈川県横浜市戸家区戸塚町216番地 株			
	San File		式会社日立製作所通信事業部内			
	a	(74)代理人	100068504			
		(14)10至人				
•			弁理士 小川 勝男 (外2名)			
		ŀ				
	187 (1984)					
	· · · · · · · · · · · · · · · · · · ·	I				


最終頁に続く

(54) 【発明の名称】 D型フリップフロップ回路装置

(57)【要約】

【課題】 クロックとデータ入力信号が非同期のD型フリップフロップにおけるメタステーブル状態の発生を回避した回路装置を提供する。

【解決手段】 データ入力信号をクロックバルスのタイミングでラッチし、出力データ信号として後段回路に出力する少なくとも1つのD型フリップフロップを含む回路装置において、データ入力信号の所定の状態変化を検出して、上記D型フリップフロップに供給されるクロックバルスの出力タイミングを所定時間遅延させる同期化回路を備え、データ入力信号をメタステーブル状態が発生しないタイミングでラッチする。



【特許請求の範囲】

【請求項1】データ入力信号をクロックバルスのタイミングでラッチし、出力データ信号として後段回路に出力する少なくとも1つのD型フリップフロップを含む回路装置において、データ入力信号の所定の状態変化を検出して、上記D型フリップフロップに供給されるクロックバルスの出力タイミングを所定時間遅延させる同期化回路を備えたことを特徴とするD型フリップフロップ回路装置。

【請求項2】データ入力信号を所定時間遅延させて前記 10 D型フリップフロップに入力するためのディレイ素子を有し、前記同期化回路が、上記データ入力信号の所定の状態変化を検出した後、所定のタイミングで制御バルスを発生するパルス発生回路と、上記制御バルスの出力期間中に前記クロックバルスの通過を阻止するゲート回路と、上記制御バルスの出力期間中に上記D型フリップフロップに供給されるクロックバルスの状態を固定するための手段とからなることを特徴とずる請求項1に記載のD型フリップフロップ回路装置。

【請求項3】前記パルス発生回路が、前記データ入力信 20 号の所定の状態変化を検出した後、前記ディレイ素子の遅延時間に応じて決まる所定のダイミングで、前記D型フリップフロップに固有のセットアップタイムとホールドタイムとに応じて決まるパルス幅をもった制御パルスを発生し、前記クロックパルス状態固定手段が、上記制御パルスの出力期間中に、前記D型フリップフロップに供給されるクロックパルスの状態を従前のパルス状態に固定することを特徴とする請求項2に記載のD型フリップフロップ回路装置。

【請求項4】前記パルス発生回路が、前記データ入力信号の所定の状態変化を検出した後、前記ディレイ素子の遅延時間に応じて決まる所定のタイミングで、前記D型フリップフロップに固有のセットアップタイムとホールドタイムとに応じて決まるパルス幅をもった制御パルスを発生し、前記クロックパルス状態固定手段が、上記制御パルスの出力期間中に、前記D型フリップフロップに供給されるクロックパルスの状態を予め決められたオンまたはオフ状態に強制的に固定することを特徴とする請求項2に記載のD型フリップフロップ回路装置。

【請求項5】それぞれ並列的にデータ入力信号が供給される複数のD型フリップフロップを含み、上記D型フリップフロップ毎にデータ入力信号を所定時間遅延させるためのディレイ素子を有し、前記パルス発生回路が、上記複数のデータ入力信号に兼用されたことを特徴とする請求項1~請求項4の何れかに記載のD型フリップフロップ回路装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、D型フリップフロップ回路装置に関し、特に、データ入力信号とクロック

とが非同期で入力された場合にD型フリップフロップで発生するメタステーブル状態を解消するための同期化回路に関するものである。

2

[0002]

【従来の技術】LSIでは、例えば、図7に示すD型フリップフロップFFを使用し、外部からのデータ入力信号をD型フリップフロップで受け、複数のD型フリップフロップ間でデータを論理処理し、最終段のD型フリップフロップ出力をLSI外部に出力する回路構成が採用されている。

【0003】図7に示したD型フリップフロップFFは、クロックCLKの立ち上がりエッジにおけるデータ入力信号DATAの値をラッチし、これを出力信号Qとして後段回路に転送するためのものであり、データ入力信号DATAの値を出力Qに正確に反映させるためには、図8のタイミングチャートで示すように、クロック信号CLKの立ち上がりに対して、データ入力信号DATAをセットアップタイムもSとホールドタイムもHで決まる所定のタイミングで変化させる必要があった。

【0004】D型フリップフロップFFでは、クロック信号CLKが立ち上がる前にデータ入力信号DATAの状態が確定している必要がある。図8において、データ入力信号DATAがCLKの立ち上がりエッジよりも前にあるセットアップタイム tS (ナノ秒:ns)以内で変化した場合、セットアップタイム不足となり、CLKの立ち上がりエッジよりも後にあるホールドタイム tH (ns)以内で変化した場合、ホールドタイム不足となる。これらのタイム不足が発生すると、D型フリップフロップに固有の遅延時間 tCO (ns)が経過した時点では、出力信号Qに値が決定されず、メタステーブル状態 tMET (ns)を経た後で出力信号Qが安定状態になる。

【0005】メタステーブル状態とは、フリップフロップの出力信号QがHレベルとLレベルの中間の電位に留まった状態を意味している。メタステーブル状態は、データ入力信号変化がセットアップタイム t Sとホールドタイム t Hの期間内で変化した場合に必ず発生する訳ではなく、或る頻度をもって発生する。メタステーブル状態が安定するまで時間は、温度、電圧、素子性能のばらつき、データとクロックの位相関係などによって異なる。メタステーブル状態の最大値は、統計的に見積もることが可能であり、最大で数ナノ秒(ns)程度になる。メタステーブル状態にある出力信号がファンアウトの多い論理回路に入力されると、多数の貫通電流が発生し、回路動作が不安定となってLSIが予期せぬ誤動作を起こす。

【0006】そとで従来は、例えば、図9に示すように、2段のD型フリップフロップFF1とFF2を直列に接続した場合、メタステーブル状態の最大時間が経過した後で初段出力を次段に入力するととによって、メタ

20

40

ステーブル状態の伝播を抑えている。とのような回路構成は、非同期信号の同期化回路と呼ばれ、非同期の入力信号に対して一般的となっている。

【0007】メタステーブル状態は、例えば、D型フリップフロップへのデータ入力とクロック入力を非同期とせず、システム全体の信号系を基本クロックに同期させることによって回避可能となる。このような回路は同期系回路と呼ばれている。同期系のシステムにおいて、クロックとデータ入力信号との間の位相が予想外の範囲となった場合でも、セットアップタイム、ホールドタイムが守れるよう調整する技術は、例えば、特表平11-505080号、特開平11-3135号公報で公知となっている。

[0008]

【発明が解決しようとする課題】上述した非同期信号の同期化回路は、初段のD型フリップフロップで発生したメタステーブル状態を次段に伝えないようにしたものであり、メタステーブル状態の発生そのものを抑えるものではない。また、従来技術によれば、メタステーブル状態の最大時間を統計的に見積もることはできたとしても、最大値を超えるメタステーブル状態の発生が皆無になることを保証するものではない。

【0009】一方、同期系回路によるメタステーブル対策は、非同期系で動作させざるを得ないシステムが多数存在している現状においては、完全な解決策とはなり得ない。例えば、CPUからの割り込み信号を検出する装置や、位相関係の決まっていない別システムクロックにデータを乗せ換えるための装置、転送データからのクロック再生を行うための装置等は、データ入力信号とクロックが非同期状態になることを前提とした設計が必要と 30 なり、同期系回路への変更は困難となる。

【0010】本発明の目的は、D型フリップフロップを内蔵した信頼度の高い非同期系システムを提供することにある。本発明の他の目的は、クロックとデータ入力信号が非同期のD型フリップフロップにおけるメタステーブル状態の発生を回避した回路装置を提供することにある。本発明の更に他の目的は、データ入力信号に応じてクロックのタイミングを制御する非同期D型フリップフロップ用の同期化回路を提供することにある。

[0011]

【課題を解決するための手段】上記目的を達成するために、本発明は、データ入力信号をクロックバルスのタイミングでラッチし、出力データ信号として後段回路に出力する少なくとも1つのD型フリップフロップを含む回路装置において、データ入力信号の所定の状態変化を検出して、上記D型フリップフロップに供給されるクロックバルスの出力タイミングを所定時間遅延させる同期化回路を備え、データ入力信号をメタステーブル状態が発生しないタイミングでラッチするようにしたことを特徴とする。

【0012】更に詳述すると、本発明の回路装置は、デ ータ入力信号を所定時間遅延させて前記D型フリップフ ロップに入力するための遅延索子(ディレイ索子)を有 し、上記同期化回路が、上記データ入力信号の所定の状 態変化を検出した後、所定のタイミングで制御パルスを 発生するバルス発生回路と、上記制御パルスの出力期間 中に前記クロックパルスの通過を阻止するゲート回路 と、上記制御パルスの出力期間中に上記D型フリップフ ロップに供給されるクロックパルスの状態を固定するた めの手段とからなることを特徴とする。この場合、上記 遅延素子の遅延時間は、同期化回路が必要とするクロッ クタイミングの調整時間に応じて決まる。尚、複数のD 型フリップフロップにそれぞれ並列的にデータ入力信号 が供給される回路装置においては、D型フリップフロッ ブ毎にディレイ素子を設け、上記パルス発生回路を上記 複数のデータ入力信号に兼用することが可能である。

【0013】本発明の1つの実施例では、上記パルス発生回路が、前記データ入力信号の所定の状態変化を検出した後、前記ディレイ素子の遅延時間に応じて決まる所定のタイミングで、前記D型フリップフロップに固有のセットアップタイムとホールドタイムとに応じて決まるパルス幅をもった制御パルスを発生し、上記クロックパルス状態固定手段が、上記制御パルスの出力期間中に、D型フリップフロップに供給されるクロックパルスの状態を従前のパルス状態に固定することを特徴とする。【0014】本発明の別の実施例では、上記クロックパルス状態固定手段が、上記制御パルスの出力期間中に、前記D型フリップフロップに供給されるクロックパルスの状態を予め決められたオンまたはオフ状態に強制的に固定することを特徴とする。

[0015]

【発明の実施の形態】以下、本発明の実施例について図 面を参照して説明する。図10は、データ入力信号DA TAがHレベルに変化した時刻t0を基準にして、クロ ックCLKのタイミングを調整する立場でセットアップ タイム t S とホールドタイム t Hを示した信号波形図で ある。CLKの立ち上がりエッジが、ホールドタイムt Hの限界 t 1よりも前にあった場合は、D型フリップフ ロップの出力QはLレベルとなる。CLKの立ち上がり エッジが、時刻t0よりも前でホールドタイムtHの期 間内にあった場合は、ホールドタイムが不足する。逆 に、CLKの立ち上がりエッジが、時刻t Oより後でセ ットアップ時間 t S内にあった場合は、セットアップタ イムが不足し、図8と同様にメタステーブル状態が発生 する可能性がある。CLKの立ち上がりエッジが、セッ トアップ時間 t Sよりも後にあれば、データ入力信号D ATAのHレベルを確実にラッチでき、メタステーブル 状態を経るととなく出力信号Qを転送できる。

【0016】図11は、D型フリップフロップFFのデ 50 ータ入力信号DATAの経路に、遅延時間 t D (ns) 20

をもつディレイ素子1を挿入した回路構成を示す。 との 場合、図12のタイミングチャートに示すように、フリ ップフロップFFのデータ入力信号DATA-Iが時間 t D (n s) だけ遅延するため、クロックC L K のセッ トアップエラー、ホールドエラーの発生範囲も、DAT Aの立ち上がりt0に対してtD(ns)だけ遅れる。 従って、上記回路構成において、メタステーブル状態を 起こすことなく正確なフリップフロップ出力Qを得るた めには、データ入力信号DATAの変化時刻tOから 「tD+tS」以上遅れた時点で、クロックCLKを立 10 ち上げる必要がある。

【0017】本発明は、同期化回路によって、データ入 力信号DATAの変化(t0)を検出して、D型フリッ プフロップに入力されるクロックCLKの立ち上がりタ イミングを、図12に示した時刻 t2以降に自動的に移 動することにより、メタステーブル状態を起こすことな く正確にデータ入力信号をラッチし、安定したフリップ フロップ出力Qを得るととを特徴とする。尚、上述した ディレイ素子1の遅延時間 t Dは、同期化回路が必要と する動作時間との関係で決定される。

【0018】図1は、D型フリップフロップのクロック タイミングをデータ入力信号に同期化するための本発明 による同期化回路の第1の実施例を示す。 図において、 1は遅延時間 t Dをもつディレイ素子、2はデータ入力 信号DATAの状態変化を検出して所定パルス幅の制御 パルスTrlを発生するパルス発生器、4はクロックC LKの通過を制御するトランスファゲート、5はトラン スファゲート4とD型フリップフロップFFとの間に挿 入されたデータ保持部を示す。

【0019】パルス発生器2は、データ入力信号DAT Aに変化が無ければ、制御パルスTr IをLレベルに維 持し、データ入力信号DATAのレベルが変化すると、 遅延時間tP1で立ち上がるパルス幅tPULSEのパ ルス信号を出力する。トランスファゲート4は、制御バ ルスTrIがLレベルの期間中は、入力クロックCLK の通過を許容し、制御パルスTrlがHレベルの期間中 は、入力クロックCLKの通過を阻止 (遮断) する。デ ータ保持部5は、制御パルスTrlがLレベルの期間中 は、入力クロックCLKを通過させ、制御パルスTrI がHレベルの期間中は、従前の出力信号(クロック)状 40 SE」に相当しているため、上記条件は、パルス発生器 態を保持する。以下の説明では、トランスファゲート4 の応答遅延時間を t TRAとし、データ保持部5の応答 遅延時間はゼロとする。

【0020】上記回路構成において、データ入力信号D **ATAはディレイ素子1によって時間 t Dの遅延を受け** た後、データ入力信号DATA-IとしてD型フリップ フロップFFのデータ端子Dに入力される。パルス発生 器2は、上記データ入力信号DATAの状態変化に応じ て制御パルス入力Trlを発生し、トランスファゲート 4とデータ保持部5を制御する。クロックCLKは、ト

ランスファゲート4とデータ保持部5によって、上記制 御パルスTrlの状態に応じた制御を受け、タイミング 調整されたクロックCLK-IとしてD型フリップフロ ップFFのクロックCLK端子に入力される。

【0021】図2は、上記図1に示した同期化回路にお ける信号タイミングチャートを示す。図において、DA TAとCLKは、図12に示したDATAとCLKに相 当している。本実施例では、D型フリップフロップFF の入力クロックCLK-Iが、トランスファゲート4に おいて時間 t TRAの遅延を受けるため、図12と等価 的な関係をもたせるために、データ入力信号DATAの 遅延時間を「tD-tTRA」としている。

【0022】データ入力信号DATAが時刻t0でLレ ベルからHレベルに変化すると、もし、トランスファゲ ート4が常に入力通過状態にあれば、D型フリップフロ ップがセットアップ/ホールドタイムエラーを起こすク ロックタイミングは、図に斜線で示すt1~t2の範囲 となる。時刻t0を基準にして、セットアップ/ホール ドタイムエラーが起こるクロックCLKの遅れ時間を t ERRとすると、その範囲は、

 $(tD-tTRA-tH) \le tERR \le (tD-tTR$ A+tS) となる。

【0023】本発明では、データ入力信号DATAの立 ち上がり(t0)に対して上記遅れ時間tERRをもつ クロックCLKがD型フリップフロップFFに供給され ないようにするために、時刻t0からtERRの期間 は、トランスファゲート4を遮断状態にする。との場 合、トランスファゲート4に最低限必要とされる動作条 件は、時刻tOから制御パルスTrIがHレベルになる までの時間 t T r I Hが「t T r I H≦(t D−t T R A-tH)」で、時刻t0から制御パルスTrlがLレ ベルになるまでの時間tTrlLが「(tD-tTRA +tS) ≦tTrIL」であれば良い。

【0024】時間 t T r I Hは、パルス発生器がデータ 入力信号DATAの変化(t0)を検知して制御パルス Tr IをHレベルにする (時刻T1) 迄の遅延時間 t P 1に相当し、時間tTrILは、制御パルスTrlがL レベルになる (時刻T2) 迄の時間「tPl+tPUL の応答遅延時間 t P I 、出力パルス幅 t P U L S E、デ ィレイ素子の遅延時間 t Dの値を調節することにより達 成できる。

【0025】Hレベルの制御パルスTrlによってトラ ンスファゲート4が遮断状態となっている間は、クロッ クCLKの変化は、D型フリップフロップの入力クロッ クCLK-Iには反映されない。との期間中は、データ 保持部5がデータ保持状態となっており、CLK-Iと してトランスファゲート4の遮断前の出力レベルを保持 50 している。

ステーブル状態を回避したデータ入力信号のラッチ動作 が可能となる。

【0026】制御パルスTrlがLレベルに戻り、トラ ンスファゲート4が通過状態となると、データ保持部5 がデータ保持状態から入力信号通過状態に切り替わるた め、トランスファゲート4の遮断時、すなわち、遅れ時 間tERRの期間内に立ち上がったクロックCLKのH レベルがデータ保持部5の出力CLK-Iに反映され、 D型フリップフロップの入力クロックが立ち上がる。 【0027】上述した同期化回路の動作により、仮にク ロックCLKが図2の斜線領域で変化した場合でも、実 際にD型フリップフロップに入力されるクロックCLK - I は、データ入力信号DATAの立ち上がり時刻tO から「tD-tTRA+tS」以上遅れた時点 (図2の t2以降)でHレベルとなる。この場合、D型フリップ フロップの実際のデータ入力信号DATA-Iは、デー タ入力信号DATAから「tD-tTRA」の遅れをも っているため、DATA-IとCLK-Iとの時間差がセ ットアップタイム t s 以上となり、メタステーブル状態 を起こすことなく、入力信号の状態(この例ではHレベ ル)が確実にラッチされ、出力Qに転送される。

【0031】上記第2実施例の回路構成では、制御バルスTrIがHレベルになる前にクロックCLKがHレベルになり、TrIがLレベルに戻った後にCLKがLレベルに戻った場合、CLK-Iに2つのクロックが発生するが、この場合でも、データ入力信号DATAのHレベルは必ず出力Qとして後段回路に伝達される。第2実施例の場合、クロックCLKの周期がデータ入力信号DATAの周期よりも十分短いことが要求されるが、この条件を守ればD型フリップフロップのセットアップ/ホールドエラーを回避して、データ入力信号のLレベルとHレベルを確実にラッチして出力Qに転送することが可能となる。

【0028】図2に時刻txで示すように、制御バルス 20 Tr IがHレベルになるより前にクロックCLKが立ち上がった場合は、CLKの変化が入力CLKIに反映されるため、D型フリップフロップの出力QはLレベルとなる。また、制御バルスTr IがHレベルからLレベルに戻った後でクロックCLKが立ち上がった場合は、時間tTRAだけ遅延してCLK-Iが立ち上がるため、D型フリップフロップの出力QはHレベルとなる。従って、本実施例によれば、セットアップ/ホールドエラーを起こすことなく、D型フリップフロップが確実に動作することが判る。 30

【0032】図5は、図1に示した上記第1実施例の同期化回路を適用した電子回路の1例を示す。図において、1a、1bはディレイ素子、7a~7iは反転素子、FF11~FF22はD型フロップフロップであり、データ保持部5は、トランスファゲート4と同一構造のトランスファゲート10と、2つの反転素子7gおよび7fからなっている。

【0029】尚、時刻txと時刻T1が接近し、クロックCLKが立ち上がった直後に制御パルスTrIが立ち上がった場合、CLK-IがHレベルで安定するかLレベルで安定するかは不明である。データ保持部5で認識可能なパルス幅にもよるが、CLK-IがHレベル、Lレベルのどちらに安定したとしても、上述した動作原理によって、D型フリップフロップのセットアップ/ホールドエラーは回避できる。

【0033】データ入力信号DATA1は、反転素子7a、ディレイ素子1aおよび反転素子7bを経て、データ入力信号DATA1bとして第1のフリップフロップFF11に入力され、その出力信号Q11が、第2のフリップフロップFF12に入力され、出力信号Q12となって後段回路に転送される。これと同様に、データ入力信号DATA2は、反転素子7c、ディレイ素子1bおよび反転素子7dを経て、データ入力信号DATA2bとして第3のフリップフロップFF21に入力され、その出力信号Q21が、第4のフリップフロップFF22に入力され、出力信号Q22となって後段回路に転送される。

【0030】図3は、本発明による同期化回路の第2の実施例を示す。第2の実施例は、図1に示したデータ保 40 持部5に代えて、トランスファゲート4の出力線にプルダウン抵抗6を接続した構成となっている。図4は、上記第2実施例回路における信号タイムチャートを示す。第1実施例との相違は、クロックCLK-Iの波形にあり、クロック保持期間 t PULSEと遅延時間 t TRAの間、トランスファゲート4の出力クロックCLK-Iの信号レベルが強制的にLレベルとなっている点にある。上記第2実施例の場合も、セットアップ期間とホールドタイム期間を避けたタイミングで、クロックCLK-Iの信号レベルを変化させることができるため、メタ 50

【0034】パルス発生器4は、反転素子7a、7cで反転された2つのデータ入力信号DATA1a、DATA2aの状態変化に応じて制御パルスTrINを発生し、トランスファゲート4と、データ保持部のトランスファゲート部10に供給する。一方、クロックCLK1は、反転素子7e、トランスファゲート4および反転素子7fを経て、クロックCLK-Iとして、上記第1のD型フリップフロップFF21に入力される。また、反転素子7eで反転されたクロックCLKは、反転素子7kで再度反転された後、クロックCLK2として第3のD型フリップフロップFF12と、第4のD型フリップフロップFF22に入力される。

【0035】図6は、図5に示したパルス発生器2の具体的な回路構成を示す。パルス発生器2は、データ入力信号DATA1~DATAnに対応して用意された複数50のパルス発生部13a~13nと、プルアップ抵抗14

と、上記各パルス発生部の出力信号によってブルアップ 抵抗14をワイアードNOR回路(または接地)に選択 的に接続する複数のトランジスタ素子(CMOSトラン ジスタ) 15a~15nと、上記プルアップ抵抗14と トランジスタ素子15 a~15 n との結合点に接続され た反転素子7 j とからなる。

【0036】パルス発生部13aは、データ入力信号D ATAlaを遅延させるためのディレイ素子17aと、 データ入力信号DATA1aと上記ディレイ素子17a の出力信号を入力とするEXOR(イクスクルーシブO 10 R)回路16aとからなり、EXOR回路16aの出力 信号によってトランジスタ15aのゲートが制御され る。

【0037】データ入力信号DATAlaがLレベルか らHレベルに変化すると、EXOR回路16aから、デ ィレイ素子17aの遅延時間(tPULSE)分のHレ ベル期間(パルス幅)をもったパルスが発生する。EX OR回路16aに接続されたトランジスタ15aは、上 記パルス幅の期間だけ導通し、反転素子7 j の入力電位 を降下させる。従って、上記反転素子7 jから、ディレ 20 イ素子17aの遅延時間(tPULSE)分のパルス幅 をもつ制御パルスTrINが発生する。

【0038】その他のパルス発生部13b~13nも、 上記パルス発生部13aと同様の構成となっている。全 てのトランジスタ15a~15nがオフ状態であれば、 ブルアップ抵抗14の働きにより、反転素子71の入力 電位がHレベルに保たれ、出力信号TrINはLレベル となる。複数のEXOR回路からパルスを発生した場 合、複数のトランジスタが同時に導通し、複数のディレ イ素子の遅延時間を重畳させたパルス幅をもつ制御パル 30 スTr I Nが発生する。図5のように並列的に入力され る複数系列のデータ入力信号DATA1、DATA2、 ・・・を扱う場合でも、これらのデータ入力信号間でほぼ 同期がとれていれば、制御パルスTrINのパルス幅の 変動は少なく、図6に示した1つのバルス発生器で複数 のD型フリップフロップのクロックタイミングを的確に 制御できる。

【0039】上記図5に示した回路構成では、第1、第 2のD型フリップフロップFF11、FF21の各デー タ入力信号線に、ディレイ素子1(1a、1b)と、通 40 常のLSIにおいてバッファの基本素子として使用され る2個の反転素子が挿入されているため、これらの挿入 素子によってデータ入力信号DATA1、DATA2に 信号遅延が発生する。しかしながら、クロックCLK用 の信号線にも2個の反転素子7 e、7 f が挿入されてい るため、クロックCLKとデータ入力信号DATA1、 DATA 2の経路上では、これらの反転素子による信号 遅延は互いに相殺され、バルス発生器2の出力パルスT r INで考慮すべき信号遅延は、図1と同様、ディレイ 素子のみとなる。

【0040】データ入力信号をラッチする初段のD型フ リップフロップFF11F、F21、・・・において、本 発明の同期化回路によりデータ入力信号とクロックが同 期化されていれば、次段以降のD型フリップフロップF F12、FF22、…については、入力クロックCLK に同期したクロックCLK2によってデータ転送でき る。

【0041】上記図5の回路構成において、データ保持 部5を構成しているトランスファゲート10とディレイ 素子7gを省略し、トランスファゲート4の出力線とデ バイス電源との間にプルアップ抵抗、または、反転素子 7fの出力信号線CLK-Iとデバイス電源との間にプ ルダウン抵抗を付加することによって、第2実施例と同 様の回路構成とすることができる。

[0042]

【発明の効果】以上の説明から明らかなように、本発明 によれば、データ入力信号の状態変化に応じて、上記D 型フリップフロップに供給されるクロックパルスの出力 タイミングを所定時間遅延させることにより、メタステ ーブル状態を回避することができるため、D型フリップ フロップを内蔵する各種の非同期系システムあるいはデ バイスの信頼性を向上できる。

【図面の簡単な説明】

【図1】本発明による同期化回路の第1の実施例を示す 図。

【図2】第1実施例における信号タイミングチャート。

【図3】本発明による同期化回路の第2の実施例を示す 図。

【図4】第2実施例における信号タイミングチャート。

【図5】第1の実施例の同期化回路を備えた具体的な回 路装置の1例を示す図。

【図6】図5におけるバルス発生器2の詳細を示す構成 図。

【図7】D型フリップフロップを説明するための図。

【図8】D型フリップフロップの信号タイミングチャー ١.


【図9】従来の非同期系の同期回路の1例を示す図。


【図10】図8をクロックタイミング調整の立場で見た タイミングチャート。

【図11】データ入力信号線に遅延素子を備えたD型フ リップフロップを示す図。

【図12】図10の回路の信号タイミングチャート。 【符号の説明】

1:ディレイ素子、2:パルス発生器、FF:D型フリ ップフロップ、4:トランスファゲート、6:プルダウ ン抵抗、7a~7k:反転素子、5:データ保持部、1 3a~13c:パルス発生部、14:プルアップ抵抗、 15a~15c:CMOSトランジスタ、16a~16 c: EXOR.





フロントページの続き

Fターム(参考) 5J001 AA04 AA11 BB05 BB12 BB13 DD09 5J043 AA07 HH01 JJ04 KK01 KK10 5K047 AA05 CG09 GG45 MM28 MM36 MM53